Please use this identifier to cite or link to this item: http://hdl.handle.net/20.500.12984/8943
Full metadata record
DC FieldValueLanguage
dc.contributor.authorPORTALES GONZÁLEZ, YAIKEL
dc.creatorPORTALES GONZÁLEZ, YAIKEL;-POGY871013HNERNK01
dc.date.issued2023-1
dc.identifier.isbn2401371
dc.identifier.urihttp://hdl.handle.net/20.500.12984/8943-
dc.descriptionTesis de Maestría en Electrónica
dc.description.abstractDiversos defectos en la manufactura de los circuitos integrados pueden afectar su rendimiento, y en el peor de los casos su correcta funcionalidad. Es por ello que es posible afirmar que el Testing es actualmente un componente esencial tanto para el diseño como para la fabricación de circuitos integrados CIs pues en dependencia de la naturaleza del defecto y la funcionalidad del CI es el tipo de Test que se realiza. En la actualidad existen numerosos algoritmos y metodologías, que han evolucionado con el transcurrir de los años, para potenciar las tareas de detección y diagnóstico de fallas y de esta forma garantizar la confiabilidad y el buen funcionamiento del circuito. Estas herramientas se basan en modelos de fallas, encontrándose como uno de los principales el modelo Stuck-at. Con el modelado de fallas se logra que los defectos físicos puedan ser analizados desde otro punto de vista, ya sea a nivel eléctrico, lógico o funcional, disminuyendo considerablemente la complejidad de análisis. En este capítulo se mencionarán los diferentes tipos de defectos que más afectan el proceso de fabricación, así como la relación defecto-falla. Además se exponen los niveles de Testing y los modelos más empleados durante el proceso de detección y diagnóstico de falla, destacando el modelo Stuck-at.
dc.description.sponsorshipUniversidad de Sonora. División de Ciencias Exactas y Naturales, 2023
dc.formatPDF
dc.languageEspañol
dc.language.isospa
dc.publisherUniversidad de Sonora
dc.rightsopenAccess
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.subject.classificationCIRCUITOS INTEGRADOS
dc.subject.lccTK7874.P67
dc.subject.lcshCircuitos integrados
dc.subject.lcshInterconexiones
dc.titleDiagnóstico de fallas del tipo Stuck-at en interconexiones para circuitos de pruebas implementados en un FPGA aplicando redes neuronales
dc.typeTesis de maestría
dc.contributor.directorGÓMEZ FUENTES, ROBERTO;-GOFR740220HCLMNB04
dc.contributor.directorNORIEGA LUNA, JOSÉ RAFAEL BENITO; 120711
dc.degree.departmentDepartamento de Física
dc.degree.disciplineCIENCIAS EXACTAS Y NATURALES
dc.degree.grantorUniversidad de Sonora. Campus Hermosillo
dc.degree.levelMaestría
dc.degree.nameMaestría en ciencias en electrónica
dc.identificator220307
dc.type.ctimasterThesis
Appears in Collections:Maestría
Files in This Item:
File SizeFormat 
portalesgonzalezyaikelm.pdf2.07 MBAdobe PDFView/Open
Show simple item record

Google ScholarTM

Check

Altmetric


This item is licensed under a Creative Commons License Creative Commons