Cálculo probabilístico en detección de fallas en circuitos VLSI

CARREÑO ACUÑA, ÁNGEL FRANCISCO

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12984/7890

Registro completo de metadatos

Metadado	Valor	Lengua/Idioma
dc.contributor.author	CARREÑO ACUÑA, ÁNGEL FRANCISCO	-
dc.creator	CARREÑO ACUÑA, ÁNGEL FRANCISCO	-
dc.date.issued	2010-11	-
dc.identifier.isbn	20986	-
dc.identifier.uri	http://hdl.handle.net/20.500.12984/7890	-
dc.description	Tesis de ingeniería en tecnología electrónica	-
dc.description.abstract	El objetivo principal de este trabajo consiste en determinar las probabilidades de detección de fallas en interconexiones considerando acoplamientos capacitivos para circuitos VLSI combinacionales. Algunos tipos de fallas que se llegan a presentar en algunos circuitos integrados son del tipo stuck-at, es decir que la interconexión esta conectada a GND o a VDD, es decir, stuck-at 0 o stuck-at 1.	-
dc.description.sponsorship	Universidad de Sonora. División de Ciencias Exactas y Naturales, 2010	-
dc.format	PDF	-
dc.language	Español	-
dc.language.iso	spa	-
dc.publisher	Universidad de Sonora	-
dc.rights	openAccess	-
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/4.0	-
dc.subject.classification	INGENIERÍA Y TECNOLOGÍA	-
dc.subject.lcc	TK7874.C37	-
dc.subject.lcsh	Circuitos integrados	-
dc.title	Cálculo probabilístico en detección de fallas en circuitos VLSI	-
dc.type	Tesis de Licenciatura	-
dc.contributor.director	GÓMEZ FUENTES, ROBERTO; 41532	-
dc.contributor.director	ACOSTA ENRÍQUEZ, MILKA DEL CARMEN; 36610	-
dc.degree.department	Departamento de Investigación en Física	-
dc.degree.discipline	INGENIERÍA Y TECNOLOGÍA	-
dc.degree.grantor	Universidad de Sonora. Campus Hermosillo	-
dc.degree.level	Licenciatura	-
dc.degree.name	Ingeniería en Tecnología Electrónica	-
dc.identificator	7	-
Aparece en las colecciones:	Licenciatura