Cálculo probabilístico en detección de fallas en circuitos VLSI

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/20.500.12984/7890

Título :	Cálculo probabilístico en detección de fallas en circuitos VLSI
Autor :	CARREÑO ACUÑA, ÁNGEL FRANCISCO GÓMEZ FUENTES, ROBERTO; 41532 ACOSTA ENRÍQUEZ, MILKA DEL CARMEN; 36610
Fecha de publicación :	nov-2010
Editorial :	Universidad de Sonora
Resumen :	El objetivo principal de este trabajo consiste en determinar las probabilidades de detección de fallas en interconexiones considerando acoplamientos capacitivos para circuitos VLSI combinacionales. Algunos tipos de fallas que se llegan a presentar en algunos circuitos integrados son del tipo stuck-at, es decir que la interconexión esta conectada a GND o a VDD, es decir, stuck-at 0 o stuck-at 1.
Descripción :	Tesis de ingeniería en tecnología electrónica
URI :	http://hdl.handle.net/20.500.12984/7890
ISBN :	20986
Aparece en las colecciones:	Licenciatura