Please use this identifier to cite or link to this item:
http://hdl.handle.net/20.500.12984/7890
Title: | Cálculo probabilístico en detección de fallas en circuitos VLSI | Authors: | CARREÑO ACUÑA, ÁNGEL FRANCISCO GÓMEZ FUENTES, ROBERTO; 41532 ACOSTA ENRÍQUEZ, MILKA DEL CARMEN; 36610 |
Issue Date: | Nov-2010 | Publisher: | Universidad de Sonora | Abstract: | El objetivo principal de este trabajo consiste en determinar las probabilidades de detección de fallas en interconexiones considerando acoplamientos capacitivos para circuitos VLSI combinacionales. Algunos tipos de fallas que se llegan a presentar en algunos circuitos integrados son del tipo stuck-at, es decir que la interconexión esta conectada a GND o a VDD, es decir, stuck-at 0 o stuck-at 1. | Description: | Tesis de ingeniería en tecnología electrónica | URI: | http://hdl.handle.net/20.500.12984/7890 | ISBN: | 20986 |
Appears in Collections: | Licenciatura |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
carrenoacunaangelfranciscol.pdf | 1.91 MB | Adobe PDF | ![]() View/Open |
Page view(s)
10
checked on Jun 22, 2023
Download(s)
2
checked on Jun 22, 2023
Google ScholarTM
Check
Altmetric
This item is licensed under a Creative Commons License